طرح درس
تعداد واحد: ۳ / مقطع: کارشناسی / شماره درس: ۷۷۷۷۲۰۵ / پیش نیاز: مدارهای منطقی و معماری کامپیوتر
تعداد واحد: ۳ / مقطع: کارشناسی / شماره درس: ۷۷۷۷۲۰۵ / پیش نیاز: مدارهای منطقی و معماری کامپیوتر
اهداف و کلیات:
در این درس، دانشجویان با روند طراحی، نمونه سازی و ارزیابی یک سیستم دیجیتالی آشنا میشوند. مهارت در توصیف و طراحی سیستمهای سخت افزاری با استفاده از زبانهای توصیف سخت افزار با تاکید بر سنتز طرح، مصالحههای مختلف و کنترل پیچیدگی از دیگر اهداف این درس است. بخش اول این درس به تراشههای برنامه پذیر (PLD و FPGA) اختصاص دارد. در این قسمت، ابتدا مباحث مقدماتی شامل انواع تراشههای برنامهپذیر، فناوریهای مختلف به کار رفته و مقایسه آنها مورد بحث قرار میگیرد. در قسمت دوم، یک زبان توصیف سخت افزار (VHDL) تدریس میشود و جنبههای مختلفی از این زبان شامل شبیهسازی طرح، اشکال زدایی و برنامهنویسی آن مورد بررسی قرار میگیرد. در قسمت سوم، دانشجویان با سنتز طرحهای دیجیتال آشنا میشوند و با ابزارهای مربوطه فرآیند سنتز یک کد نوشته شده به زبان VHDL را فرا خواهند گرفت.
فهرست مطالب:
* مقدمات شامل تاریخچه طراحی سخت افزار، مقایسه طراحیهای عام منظوره (general purpose)، اختصاصی (ASIC) و تراشههای برنامه پذیر (PLD)
* تراشههای برنامه پذیر ساده (SPLD) و پیچیده (CPLD) و فناوری سوئیچینگ به همراه ذکر مثالهای واقعی از Altera
* تراشههای برنامه پذیر میدانی (FPGA) به همراه ذکر مثالهای واقعی از Xilinx
* چرخه طراحی طرحهای سخت افزاری و دلایل نیاز به زبان توصیف سخت افزاری در مقابل طراحی شماتیک
* آشنایی با زبان توصیف سخت افزار VHDL
** مقدمات زبان و انواع داده
** مدل سازی جریان داده، رفتاری و ساختاری
** شبیه سازی طرح با testbench
** طراحی ماشینهای حالت متناهی با VHDL
** مباحث تکمیلی در VHDL شامل کتابخانه، تابع، روال و ...
* آشنایی با قواعد سنتز مدارهای دیجتال همراه با مطالعه موردی و کار با نرم افزار سنتز
کتاب:
* طراحی خودکار مدارهای دیجیتال با FPGA و زبان توصیف سخت افزار VHDL
مولف: سید حسن سید رضی
ویرایش چهارم (1395)
انتشارات ناقوس
* مرجع کامل طراحی با FPGA
مولف: فرزاد شکاری زاده
ویرایش اول (1389)
انتشارات نص
* Circuit Design with VHDL
مولف: Velonei A. Pedroni
ویرایش اول (2004)
ارزشیابی:
ارزشیابی درس شامل امتحان پایان ترم (50%)، میان ترم (30%) و مجموعه تمرینات یا پروژه (20%) شامل کار با نرم افزار و شبیه سازی کد VHDL و نرم افزار سنتز است.