امروزه دریافت کننده های تبدیل مستقیم به دلیل پیچیدگی کمتر و هزینه ی پایین تر و مزایای دیگر به شدت مورد توجه قرار گرفته اند. اما این دریافت کننده ها علاوه بر مزایا، معایبی نیز دارند. از مهمترین آن ها می توان به عدم تعادل مولفه های هم فاز و متعامد IQ Imbalance و آفست فرکانس حامل CFO اشاره کرد که باعث پایین آمدن کیفیت سیگنال دریافتی و یا عدم دریافت صحیح آن می شوند، اشاره کرد. ناهمسانی مولفه های هم فاز و متعامد بر دونوع است. ناهمسانی مولفه های هم فاز و متعامد غیر وابسته به فرکانس و ناهمسانی مولفه های هم فاز و متعامد وابسته به فرکانس . ناهمسانی غیر وابسته به فرکانس ناشی از اسیلاتور محلی LO می باشد. و وقتی که دامنه ی ایجاد شده توسط اسیلاتور، در شاخه های I و Q باهم برابر نباشد و اختلاف فاز ی که اسیلاتور بین شاخه ها ایجاد کرده است دقیقا 90 درجه نباشد، بوجود می آید. ناهمسانی وابسته به فرکانس ناشی از عوامل متعددی از جمله نابرابر بودن تراشه های الکترونیکی در شاخه های I و Q ، و یکسان نبودن فبلتر های پایین گذر استفاده شده در هر شاخه می باشد. برای هر نوع از ناهمسانی ها الگوریتم هایی ارائه شده است . اما اکثر این الگوریتم ها از پیچیدگی بالا و محاسبات زیاد که توان مصرفی بالا را به دنبال خواهند داشت، رنج می برند. در این پایان نامه ابتدا روشی جدید و با دقت بهتر برای تخمین آفست فرکانس حامل پیشنهاد داده شده است. سپس با کمک آفست فرکانس حامل محاسبه شده ، یک فیلتر تطبیقی FIR بر اساس الگوریتم LMS برای جبرانسازی ناهمسانی مولفه های هم فاز و متعامد وابسته به فرکانس طراحی و اجرا کردیم. در این طرح تلاش شده است که پیچیدگی عبارات محاسباتی کمتر و به دنبال آن توان مصرفی کمتر و همچنین دقت تخمین بیشتر شود. نتایج حاصل از شبیه سازی طرح پیشنهادی با مقادیر ایده آل مقایسه شده و نتیجه ی آن نشان دهنده ی عملکرد صحیح الگوریتم ارائه شده است.

 طراحی فیلترهای مرتبه کسری ازجمله زمینه¬های جدید در بحث فیلترها است. این مبحث با بررسی دقیق رفتار فیلترها امکان کنترل شرایط مختلف را جهت دستیابی به فیلتر مطلوب مهیا کرده است. علاوه¬¬برآن این امکان را در اختیار طراحان قرار می¬دهد که در شکل¬دهی به پاسخ فیلتر، انعطاف‌پذیری بیشتری داشته باشند. از میان فیلترهای موجود، فیلتر بیضوی سریع¬ترین افت در فرکانس قطع را داراست. در این پایان¬نامه به‌صورت اختصاصی به طراحی فیلتر بیضوی پرداخته ‌شده است؛ به¬گونه¬ای که با استفاده از یک تقریب مرتبه صحیح برای عملگر لاپلاس کسری s^α، طراحی فیلتر صورت می¬گیرد. در این پایان¬نامه نشان داده ‌شده است که فیلتر بیضوی مرتبه کسری، نسبت به فیلتر مرتبه صحیح آن، مشابهت بیشتری با شرایط درخواست شده در صورت‌ مسئله دارد. علاوه بر نمونه مرتبه دو که نمونه¬ای رایج در ارائه انواع فیلترهای کسری می¬باشد، در این پایان¬نامه مرتبه-های بالاتر نیز مورد بررسی قرار گرفته‌اند. جهت بررسی صحت فیلترهای طراحی‌شده، مدار معادل توابع تبدیل این فیلترها در نرم‌افزار CADENCE شبیه¬سازی و نتایج آن با مقادیر عددی به‌دست‌آمده از نرم¬افزار MATLAB مقایسه شده¬اند.

 کلید زنی انتقال فرکانسی (FSK) یکی از رایج ترین روش دمدلاسیون است. یکی از مهم ترین انواع دمدلاتور FSK کلید گذاری تغییر فرکانس گوسی(GFSK) می¬باشد که در مدارهای مجتمع کاربرد بسیار زیادی دارد. یکی از مشکلات دمدلاتورهای متداول (دمدولاتورهای IQ) استفاده از دو مبدل آنالوگ به دیجیتال حوزه دامنه برای تبدیل دامنه سیگنال‌های I و Q به کدهای دیجیتالی است. به میزانی که دقت لازم برای پردازش دیجیتالی بیشتر باشد پیچیدگی مبدل‌های ساختار نیز افزایش می‌یابد. مبدل‌های آنالوگ به دیجیتال حوزه فاز جایگزین بسیار مناسبی برای این ساختار هستند. این مبدل‌ها آشکارسازی فاز سیگنال دریافتی و تبدیل آن به کد دیجیتالی را در یک مرحله انجام می‌دهند و نقش زیادی در سادگی ساختار مدار دارند. این مبدل‌ها از آشکارسازی گذر از صفرهای محورهای I و Q دوران یافته، فاز سیگنال دریافتی را تعیین می‌کنند. مشکلات مبدل فاز، تعداد زیاد مقاومت ها و بلوک‌های به کار رفته در آن است. در این پایان‌نامه به جای ساختار مقاومتی از ساختار خازنی استفاده شده که باعث بالا رفتن دقت مشخصه فرکانسی و رنج دینامیکی می¬شود. علاوه بر این، سعی شده است از تعداد مقایسه‌گرهای آن کاسته شود. این تعداد در این پایان نامه از 8 به 1 رسیده است و کاهش سطح تراشه، را موجب شده است. تمامی ساختارهای پیشنهادی با استفاده از تکنولوژی 0.18-um CMOS در سطح ترانزیستوری شبیه‌سازی شده‌اند.

در این پایان¬نامه تحلیل عملکرد مبدل آنالوگ به دیجیتال سیگما-دلتای پایین گذر مرتبه یک و دو با انتگرال گیر غیر ایده آل ارائه شده است، که تقویت کننده بلوک انتگرال گیر آن با یک تقویت کننده تحریک بدنه با ولتاژ منبع تغذیه 5/0 ولت و توان مصرفی 33/0 میلی وات و بهره 52 دسی بل و حاشیه فاز 〖38〗^o و پهنای باند4/1 مگاهرتز طراحی شده است. در تکنیک تحریک بدنه ترارسانایی بدنه نسبت به ترارسانایی گیت کاهش می یابد در این طرح ترارسانایی تحریک بدنه تا 14 برابر بهبود یافته است. سیگما دلتای مرتبه یک و دو با فرکانس نمونه برداری 10 مگاهرتز و فرکانس ورودی 20 کیلو هرتز و OSR برابر 250 طراحی شد و توان مصرفی سیگما دلتای مرتبه یک 92/751 میکرو وات و SNR=46.62 و ENOB=7.45 است، همچنین توان مصرفی سیگما دلتای مرتبه دو 4733/1 میلی وات و SNR=68.18 و ENOB=11.03 می باشد. از مزایای این طرح دقت بالا با توان مصرفی پایین را می توان ذکر کرد. در انتها مبدل آنالوگ به دیجیتال سیگما دلتا غیرایده آل مرتبه یک و دو در نرم ¬افزار HSPICE پیاده¬سازی شده است.

 تبدیل فوریه ی سریع نام الگوریتمی است برای انجام تبدیلات مستقیم و معکوس گسسته فوریه به صورتی سریع و بسیار کارآمد. تبدیل فوریه سریع به دلیل افزایش سرعت و کاهش هزینه قابل توجهی که به وجود می آورد، به عنوان یکی از معدود پیشرفت های با ارزش در آنالیز عددی چند دهه اخیر به شمار می رود. امروزه الگوریتم های تبدیل فوریه سریع کارآمدی برای تبدیلات فوریه¬ی گسسته با هر طول دلخواه موجود است. تبدیل فوریه¬ی سریع در محدوده¬ی متنوعی از کاربرد¬ها از جمله پردازش سیگنال دیجیتال و حل معادلات دیفرانسیل با مشتقات جزئی (پاره ای)، پردازش تصویر، آنالیز طیف به منظور شناسایی سیگنال¬ها، کدینگ سیگنال¬های صوتی و محاسبات مربوط به قسمت گیرنده در OFDM به کار می رود. اخیرا تعدادی فیلترهای DFT آنالوگ بر پایۀ جریان طراحی شده اند. با این حال این طرح ها، از نظر سرعت محدود هستند و توان مصرفی قابل توجهی دارند. علاوه بر این، با استفاده از عناصر فعال برای پردازش سیگنال، انتظار می رود که در سرعت های بالا، میزان غیر خطی بودن افزایش یابد. در این پایان نامه طرحی جدید برای پیاده سازی تبدیل فوریه سریع پیشنهاد می شود که از مدار های مبتنی بر حوزه بار و کلید های خازنی بهره می گیرد. در این طرح تلاش شده است تا با فاکتور¬گیری از برخی عامل¬های مشترک، پیچیدگی عبارت¬های محاسباتی کاهش یابد. همچنین با توجه به استفاده از عناصر آنالوگ، پیچیدگی مداری و حجم آن کاهش یافته است که این عوامل سبب کاهش قابل توجه توان مصرفی شده است. نتایج حاصل از شبیه سازی طرح پیشنهادی، با مقادیر ایده آل مقایسه شد که نتیجه آن اثبات صحت عملکرد این مدار است.

 امروزه مبدل¬های زمان به دیجیتال به طور وسیعی در کاربردهای صنعتی مورد استفاده قرار می¬گیرند. از جمله مهمترین این کاربرد¬ها می¬توان به به¬کارگیری این نوع مبدل¬ها در یابنده رنج لیزر، اندازه¬گیری سیگنال¬های زمانی درون¬تراشه¬ای، مدارات سنتزکننده¬¬ی فرکانس و بازخوانی سنسورهای خازنی اشاره نمود. از جمله مهمترین پارامترهای توصیف کننده یک مبدل زمان به دیجیتال می ¬توان به رزولوشن زمانی، محدوده خطی سازی، محدوده دینامیکی، زمان تبدیل، تعداد بیت¬ها، پیچیدگی ساختار مداری، مصرف توان، سطح تراشه و پایداری مبدل در مقابل نویز و تغییرات فرآیند، دما و منبع تغذیه اشاره نمود. در این پایان نامه، یک مبدل زمان به دیجیتال جدید پیشنهاد می¬شود که از تکنیک تقریبات متوالی، برای بهبود عملکرد مبدل بهره می¬برد. مبدل پیشنهادی دارای 10 طبقه¬ی 1-بیتی است که هر طبقه¬ی آن یک بیت از کد دیجیتال نهایی را تولید می¬کند. ساختار پیشنهادی از یک فلیپ فلاپ SR و چهار مالتی پلکسر 2:1 تشکیل شده است. در این مبدل برخلاف مدل¬های پیشین فقط از یک مسیر تاخیر دار برای سیگنال Start و سیگنال Stop استفاده شده است که با به کارگیری مالتی پلکسرها، عملیات سوییچینگ بین مسیر تاخیر دار و مسیر بدون تاخیر صورت می ¬گیرد. از مزایای مبدل پیشنهادی می¬توان به ساختار مداری ساده¬تر و کاهش پیچیدگی مدار اشاره کرد که در نتیجه به کاهش توان و افزایش سرعت مبدل منجر خواهد شد. این ساختار از 10 طبقه¬ی متوالی به همراه بلوک¬های تاخیر برای دیجیتال¬سازی فاصله¬ی زمانی ورودی استفاده می¬کند. مبدل پیشنهادی در تکنولوژی 90nm شبیه سازی گردید. نتایج حاصل از شبیه¬سازی صحت عملکرد مبدل را اثبات می¬نماید.

 با توجه به رشد روز افزون استفاده از وسایل الکترونیکی قابل حمل و افزایش تمایل به کاهش حجم و در عین حال افزایش عمر باتری مورد استفاده در این تجهیزات، نیاز به رگولاتورهایی احساس می شود که قادر باشند از حداقل ولتاژ ورودی، ولتاژی ثابت و پایدار برای بار فراهم آورده و در عین حال خود کمترین مصرف ممکن را از ولتاژ ورودی داشته باشند. از بین انواع رگولاتورها، رگولاتورهای ولتاژ با افت کم (LDO) دارای چنین ویژگی هستند. در این پایان نامه یک رگولاتور ولتاژ LDO با هدف بهبود ضریب حذف نویز منبع تغذیه (PSR) طراحی و بررسی شده است. در رگولاتور LDO پیشنهادی یک طبقه بافر با افزایش هدایت انتقالی و بلوک بهبود PSR به منظور بهبود ضریب حذف نویز منبع و پایداری مدار استفاده شده است. بهبود PSR بدون مصرف توان اضافی و بدون استفاده از خازن خارجی برای جبران سازی انجام شده است. به‌منظور بررسی عملکرد مدارات پیشنهادی، این مدارات به کمک نرم¬افزار Hspice و با فناوری 180nm شبیه‌سازی‌شده‌اند. طبق نتایج شبیه سازی بدست آمده، مقدار PSR از فرکانس صفر تا 300 کیلوهرتز برابر 77- دسی بل، در فرکانس یک مگاهرتز 76- دسی بل و در فرکانس 10 مگاهرتز 56- دسی بل است. طرح LDO پیشنهادی با ولتاژ ورودی 8/1 تا 3/3 ولت کار می کند و ولتاژ ثابت 6/1 ولت در خروجی را نشان می دهد، که مقدار افت ولتاژ 200 میلی ولت است. در ضمن این رگولاتور در جریان بار صفر تا 100 میلی آمپر عمل می کند.

در این پایان نامه یک مدار پمپ بار ولتاژ پایین برای راه اندازی یک مبدل بالابرنده در کاربردهای برداشت انرژی ارائه شده است. مدار راه انداز شامل دو طبقه است. این طبقات شامل یک نوسان ساز ولتاژ پایین و دو مدار پمپ بار با بازده بالا بوده که طرح جدیدی از پمپ بار دیکسون است. در مدار ارائه شده از ترانزیستورهای DTMOS برای کاهش ولتاژ آستانه ترانزیستورها و حذف اثر بدنه استفاده شده است. در این نوع ترانزیستور با افزایش ولتاژ گیت ولتاژ آستانه ترانزیستور افت می کند. این افت ولتاژ باعث می شود که ترانزیستور جریان بیشتری نسبت بهMOSFET معمولی در Vdd کم تحویل دهد. ترانزیستورهای DTMOS باعث کاهش ولتاژ آستانه و افزایش بازده در مدار دیکسون ارائه شده می شود. همچنین در این طرح روشی اعمال شده که دامنه کلاک مدار در طبقه دوم افزایش می¬یابد. این افزایش دامنه ی سیگنال کلاک باعث انتقال بار بیشتر در هر سیکل و در نتیجه افزایش ولتاژ خروجی مدار می شود. در مدار پیشنهادی از هیچ ولتاژ خارجی استفاده نشده است. درنهایت ولتاژ خروجی از مدار راه انداز برای راه اندازی یک مبدل بالابرنده مورد استفاده قرارگرفته است. مدار پیشنهادی در نرم افزار Hspice با استفاده از فناوری 90 نانومتر CMOS طراحی و شبیه¬سازی شده است. براساس شبیه سازی Hspice، مدار راه انداز با حداقل ولتاژ 100 میلی ولت کار می کند و ولتاژ خروجی 6/4 ولت را در زمان تقریبا 2/7 میلی ثانیه تولید می کند. با استفاده از این مدار راه انداز مبدل بالابرنده ای طراحی شده که ولتاژ ورودی 100میلی ولت را در مدت زمان 2/0 میلی ثانیه به ولتاژ خروجی 25/3 ولت تبدیل می¬کند. ولتاژ ورودی 100 میلی ولت به وسیله ی یک مبدل ترموالکتریک تولید شده است.

 استفاده از مدارات دیجیتال با بیش از دو سطح ارزش منطقی که به نام مدارات منطق چند ارزشی شناخته‌شده‌اند، با دارا بودن مزیت بالقوه کاهش اتصالات داخلی و همچنین کاهش واحدهای عملیاتی یک جایگزین مناسب برای مدارات منطق باینری محسوب می¬شوند. علی¬رغم مزایای بالقوه این مدارات، به‌کارگیری سیستم¬های چند ارزشی به‌صورت فراگیر انجام‌نشده است. یکی از دلایل این موضوع پیچیده بودن طراحی یک سیستم برای پردازش سیگنال¬های چند ارزشی است. به‌منظور رفع این مشکل تاکنون راه¬کارهایی برای طراحی و پیاده¬سازی توابع چند ارزشی ارائه‌شده است. در روش¬های پیشین بیشتر به فراگیر بودن طراحی توابع چند ارزشی توجه شده و به پارامترهای مداری در این طراحی¬ها توجه خاصی صورت نگرفته است. در این پایان¬نامه دو روش برای طراحی و پیاده¬سازی توابع چند ارزشی ارائه‌شده که علاوه بر فراگیر بودن طراحی توابع چند ارزشی، در بهبود پارامترهای مداری از قبیل توان مصرفی و سرعت پردازش اطلاعات، مساحت چیپ و خطای خروجی نیز موفق بوده است. تفاوت روش¬های پیشنهادی در مدار تعیین‌کننده ارزش ورودی¬ها است. برای بررسی عملکرد روش¬های پیشنهادی، یک تابع تصادفی منطق چهار ارزشی با استفاده از این روش¬ها طراحی و شبیه‌سازی‌شده است. نتایج شبیه¬سازی صحت عملکرد روش¬های پیشنهادی را تائید کرده است. همچنین مدارهای چهار ارزشی مالتی پلکسر، جمع کننده و ضرب کننده، تحلیل و طراحی ‌شده‌اند. مدارات پیشنهادی در این مقاله به دلیل استفاده کمتر از عناصر فعال، ازنظر توان مصرفی و سطح چیپ مدار نسبت به طراحی¬های پیشین بهبود داده‌شده‌اند. علاوه بر این با بهبود خازن خروجی این مدارات، نوسانات و همچنین خطای خروجی به نسبت زیادی بهبود داده‌شده است. تاخیر حالات مختلف گذر خروجی با توجه به کاهش مسیر طی شده سیگنال ورودی تا رسیدن به خروجی، نیز نسبت به طراحی¬های گذشته تا حد زیادی کاهش پیداکرده است. همچنین به‌منظور بررسی عملکرد مدارات پیشنهادی، این مدارات به کمک نرم¬افزار Hspice و با فناوری 180nm شبیه‌سازی‌شده‌اند.

یکی از اجزای اصلی یک فرستنده مخابراتی تقویت‌کننده توان می‌باشد. تقویت‌کننده توان پرمصرف‌ترین بخش فرستنده است، به همین دلیل طراحی آن با بازدهی بالا برای یک فرستنده مخابراتی از اهمیت ویژه‌ای برخوردار است. تقویت‌کننده‌های توان ذاتاً غیرخطی هستند و رابطه‌ی معکوسی بین بازدهی و خطی بودن این تقویت‌کننده‌ها وجود دارد. برای دستیابی به بازدهی بالا، تقویت‌کننده توان در شرایط غیرخطی حتی نزدیک به اشباع کار می‌کند، این امر سبب بسیاری از اشکالات غیرخطی بودن می‌شود، درنتیجه به‌طورجدی کیفیت سیستم‌های ارتباطی را تحت تاثیر قرار می‌دهند. یک روش مناسب برای حل این مشکلات آن است که تقویت‌کننده‌ای با بازدهی بالا طراحی کرده و سپس یک خطی ساز به آن اعمال نمود. هدف این پژوهش بررسی و تحلیل انواع خطی سازها و ارائه یک ساختار جدید می‌باشد. از آنجا که امروزه طراحی مدارها به جهت عملکرد بهتر و کارایی بالاتر در حوزه دیجیتال انجام ‌می¬گیرد روش پیش اعوجاج به دلیل امکان پیاده‌سازی در حوزه دیجیتال، مورد توجه قرار گرفته است. در این پژوهش یک پیش اعوجاج دیجیتال جدید پیشنهاد شده است. با به‌کارگیری این مدل پیشنهادی در روش آموزش غیرمستقیم برای مدل کردن تقویت‌کننده توان نیاز به استخراج معکوس تقویت‌کننده‌ که کار بسیار مشکل و پیچیده‌ای است از بین می‌رود.این مدل پیشنهادی با استفاده از فیلترهای وفقی غیرخطی در حوزه‌ی فرکانس پیاده¬سازی گردیده است. پیاده‌سازی فیلترهای وفقی حوزه‌ی فرکانس که در آن عملیات به‌روزرسانی ضرایب به‌صورت بلوکی انجام می‌گیرد، سبب کاهش پیچیدگی محاسباتی عملیات جمع-ضرب برای استخراج ضرایب بلوک پیش اعوجاج می‌شود. پیش اعوجاج پیشنهادی مشکل حجم بالای عملیات ریاضی و به دنبال آن توان مصرفی و سطح تراشه را حل خواهد کرد. به‌منظور ارزیابی عملکرد پیش اعوجاج پیشنهادی، این بلوک با استفاده از نرم‌افزار شبیه‌سازی گردیده است. نتایج شبیه‌سازی درستی عملکرد مدل پیشنهادی را اثبات می‌کند.

ممریستور به عنوان چهارمین عنصر پایه مدار بعد از مقاومت، خازن و سلف معرفی شده است. این قطعه دو پایانهای در ابعاد نانو ساخته شده ومقاومت آن به دامنه، پلاریته و مدت زمان ولتاژ اعمالی به آن بستگی دارد. منحنی پسماند جریان– ولتاژ در ممریستور باعث میشود که این عنصر بتواند به عنوان یک حافظه مقاومتی غیرفرار عمل کرده و اطلاعات را تازمانی که ولتاژی با مقدار پلاریته متفاوت، به آن اعمال شود؛ حتی تا یک سال بعد به یاد آورد. ممریستور میتواند جایگزین بسیاری از ترانزیستورها در بعضی از مدارها شده و جای کمتری اشغال کند. مداری که شامل ممریستور و ترانزیستور باشد، میتواند مزایایی چون کارآیی بهتر، تعداد اجزای کمتر و در مقابل سطح تراشه و میزان مصرف انرژی کمتر را همزمان داشته باشد. علیرغم علاقه بسیار زیاد دانشمندان به ممریستور، به دلیل هزینه بسیار بالا و مشکلات فنی برای ساخت قطعات در مقیاس نانو عرضه ممریستورهای تجاری در آینده نزدیک دور از انتظار است؛ بنابراین لازم است بعضی جایگزینهای مداری که رفتارشان شبیه ممریستور است، برای مدارهای کاربردی در دنیای واقعی ساخته شوند، که عملکردی شبیه ممریستور داشته باشند. در این پایان نامه ابتدا ساختار و روابط حاکم بر ممریستور ساخته شده در شرکت HP مورد بررسی قرار می گیرد. سپس، مدلی بسیار نزدیک به رفتار ممریستور با استفاده از یک مدار ضرب کننده و انتگرال گیر مد جریان طراحی شده تا با توجه به رفتار ممریستور، در شرایط مختلف و خواص آن، بتوان به راحتی کاربردهای آن را شناسایی و مورد استفاده قرار داد. برای ارزیابی، مدل پیشنهادی به کمک نرم افزار Hspice با فن آوری 0.18 میکرومتر طراحی و شبیه سازی گردید. نتایج حاصل از شبیه سازی درستی عملکرد مدل پیشنهادی را اثبات می نماید.

امروزه مبدل¬های زمان به دیجیتال بطور وسیعی در کاربردهای صنعتی مورد استفاده قرار می-گیرند. از جمله مهمترین این کاربردها می¬توان به بکارگیری این نوع مبدل¬ها در حلقه¬های قفل فاز تمام دیجیتال، مدارات سنتز کننده¬¬ی فرکانس و بازخوانی سنسورهای خازنی اشاره نمود. این مبدل¬ها برای اندازه¬گیری دقیق فاصله زمانی بین دو پالس ورودی استفاده می¬شود. در این پایان نامه، یک مبدل زمان به دیجیتال جدید پیشنهاد می¬شود که از تکنیک¬های درون¬یابی و تقویت زمانی برای بهبود عملکرد مبدل بهره می¬برد. مبدل پیشنهادی یک مبدل پایپ لاین 9 بیتی چهار طبقه است که شامل سه طبقه مبدل زمان به دیجیتال 5/2 بیتی و یک طبقه مبدل زمان به دیجیتال 3 بیتی می باشد. از مزایای مبدل پیشنهادی در مقایسه با ساختارهای مشابه می¬توان به موارد زیر اشاره کرد: مبدل پیشنهادی دارای ساختار و عملکرد مداری ساده است و از شارژ و دشارژ خازن به¬صورت درون¬یاب آنالوگ برای افزایش رزولوشن استفاده می¬کند. مبدل پیشنهادی به¬دلیل عدم استفاده از خطوط تاخیر، دارای حساسیت کمتر به تغییرات فرایند، دما و ولتاژ تغذیه است. همچنین خطای عدم تطابق بین المان¬ها در این مبدل در مقایسه با ساختارهای مشابه کاهش یافته است. این مبدل از ساختار پایپ لاین برای دیجیتال¬سازی فاصله¬ی زمانی ورودی استفاده می¬کند و رزولوشن زمانی مبدل افزایش می¬یابد. مبدل پیشنهادی در تکنولوژی 45nm TSMC CMOS شبیه سازی گردید. نتایج حاصل از شبیه سازی صحت عملکرد مبدل را اثبات می نماید. مبدل دقت 3.125 psرا با پوشش محدوده¬ی دینامیکی 1.60 nsپوشش می¬دهد.

 امروزه، اندازه‌گیری‌ها در زندگی انسان ها نفوذ کرده است. صنعت، تجارت، پزشکی و علوم مختلف، متکی به این اندازه‌ گیری‌هاست. سنسورها مبدل هایی هستند که سیگنال الکتریکی تولید می کنند. طراحی مدارهای واسطی که کار تبدیل کمیت مورد اندازه گیری به سیگنال الکتریکی را برعهده دارند بسیار اهمیت دارد. از بین این مدارها، واسط-های خازنی به دلیل ویژگی های خاص خازن، بسیار مورد توجه قرار دارند. چالش اصلی طراحی ها، بالابردن دقت، گسترش محدوده اندازه گیری، کاهش پیچیدگی های مداری سیستم‌های سنسوری و درنتیجه کاهش هزینه هاست. دراین پایان نامه یک مدارواسط با محدوده دینامیکی بالا برای سنسورهای خازنی پیشنهاد  شده است. مزایای این مدارواسط، سادگی، مصرف توان کم و داشتن سیگنال خروجی فرکانسی است. برای کاهش توان مصرفی و زمان اندازه گیری خازن، یک مبدل خازن به فرکانس پیشنهاد شده که فرکانس خروجی آن به آسانی با یک میکروکنترلر به کد دیجیتال تبدیل می شود. برای بالا بردن دقت سیستم  پیشنهادی، کاهش اثرات خطاهای سیستمی، نویز فرکانس پایین و حذف اثر تزریق بار خازنی از روش کالیبراسیون خودکار استفاده شده است. پیاده¬سازی مداری بلوک ها با نرم افزار Hspice در فناوری ۱۸۰ نانومتر CMOS شرکت TSMC انجام شده است. با توجه به نتایج شبیه سازی دو محدوده دینامیکی 10 فمتوفاراد تا 1 پیکوفاراد و 1 پیکوفاراد تا 100 پیکوفاراد، با دقت %86/0 قابل محاسبه است.

از ضرب به‌عنوان یکی از عملگرهای پایه‌ای ریاضی یاد می‌شود که در بسیاری از کاربردهای عمومی میکروپروسسورها و کاربردهای خاص سیگنال پروسسورهای دیجیتال مورداستفاده قرار می‌گیرد. میکروپروسسورها در واحدهای محاسبات ریاضی و سیگنال پروسسورهای دیجیتال در پیاده‌سازی الگوریتم‌های DSP مانند کانولوشن، فیلترینگ، FFT از ضرب کننده‌ها استفاده می‌کنند. هدف این پایان‌نامه، طراحی یک ضرب کننده دیجیتال با علامت، باهدف بهبود پارامترهای مداری آن در مقایسه با ساختارهای پیشین است. مهم‌ترین پارامترهای مداری یک ضرب کننده دیجیتال عبارت‌اند از: توان تلف‌شده، تاخیر مسیر بحرانی، سطح اشغال‌شده و منابع سخت‌افزاری مورداستفاده برای پیاده‌سازی ضرب کننده. در این پایان‌نامه یک کمپرسور 2:4 جدید پیشنهاد می‌شود که از آن در طراحی یک ضرب کننده 16 بیتی صحیح استفاده می‌شود. از کمپرسور 2:4 در مرحله کاهش حاصل‌ضرب‌های جزئی استفاده می‌شود. کمپرسور 2:4 پیشنهادی در مقایسه با دیگر ساختارهای ارائه‌شده برای کمپرسورها کارآمدتر بوده و به‌کارگیری آن در ضرب کننده، منجر به کاهش پارامترهای کلیدی مداری ضرب کننده می‌شود. به‌منظور ارزیابی کارآمدی ایده‌ی پیشنهادی، یک ضرب کننده 16 بیتی صحیح طراحی‌شده و در مرحله کاهش حاصل‌ضرب‌های جزئی آن، یک بار از کمپرسور پیشنهادی و بار دیگر از یک کمپرسور 2:4 شاخص استفاده شده است. هر دو ساختار به کمک نرم‌افزار Hspice و با فناوری 45 nm CMOS شبیه‌سازی شده و پارامترهای مختلف آن‌ها باهم مقایسه شده است. نتایج حاصل از شبیه‌سازی صحت عملکرد و بهبود پارامترهای مداری ضرب کننده را اثبات می‌نماید.

مدارهای مرجع ولتاژ از بلوک های اصلی در مدارهای آنالوگ و دیجیتال هستند که هدف از به کار گیری آنها تولید ولتاژ مرجع با وابستگی بسیار کم به تغییرات دما، پروسس و منبع تغذیه برای قسمتهای دیگر مدار مجتمع است. یک نمونه از این مدارات، مدارهای مرجع شکاف انرژی هستند که ولتاژ مرجع دقیق متناسب با اختلاف پتانسیل بین باند هدایت و ظرفیت نیمه هادی تولید می کنند زیرا این پارامتر دارای تغییرات بسیار جزیی با تغییرات دما است. مدارهایی مانند مبدل آنالوگ به دیجیتال با قدرت تفکیک پذیری بالا نیاز به مدارهای مرجع ولتاژ با پایداری عالی دارند. امروزه با ارتقا تکنولوژی ساخت مدارات مجتمع و گسترش تجهیزات الکترونیکی سیار، نیاز به مدارهای مرجع ولتاژ پایین با مصرف توان کم و دقت بسیار بالا است. المانهای تشکیل دهنده مدار مرجع ولتاژ پیشنهادی فقط ترانزیستورهای MOS هستند که اکثرا" در ناحیه زیر آستانه بایاس شده‌اند، لذا مصرف جریان و توان مدار کاهش می‌یابد. بدلیل پایین بودن ولتاژ آستانه در ترانزیستورهای MOS نسبت به BJT نیاز به منبع تغذیه با ولتاژ پایین می‌باشد.
در ساختارهای گذشته، برای جبران سازی مرتبه بالا یا درجه کاهش قابلیت حرکت حامل ها با افزایش دما در تکنولوژی ساخت معلوم فرض می‌شد یا جبران سازی بر مبنای ولتاژ آستانه انجام می‌شد که بدلیل عدم شناخت کامل از رفتار این پارامتر با تغییرات دما، مدار مرجع نیاز به المان های زیادی دارد. در مدار پیشنهادی جبران سازی مرتبه بالا برای حذف انحنا در ولتاژ مرجع با حذف قسمت لگاریتمی وابستگی ولتاژ گیت-سورس صورت گرفته است. ساختار مدار برای هر مقدار از پارامتر درجه کاهش قابلیت حرکت حامل ها با دما مناسب است. در طراحی مدار از تکنولوژی ساخت 0.18µm استفاده شده است و نتایج شبیه سازی دقت  TC=1.4ppm⁄c^o با ولتاژ مرجع 487.5mv در بازه دمایی 0 – 100 درجه سانتی گراد و مصرف توان 36.4 میکرو وات با منبع تغذیه 1.5 vdc را برای مدار نشان می‌دهد.
 

 امروزه کارایی سیستم‌های مخابراتی وابسته به مبدل‌های آنالوگ به دیجیتال است. به منظور انعطاف پذیری بیشتر تکنولوژی های مخابراتی نسل آینده، مبدل‌هایی با کارایی بیشتر نیاز است لذا ساختار میان‌گذر زمانی مبدل‌ها، می‌تواند راه حل مناسبی برای افزایش کارایی تکنولوژی های مخابراتی باشد. یک مبدل آنالوگ به دیجیتال میان‌گذر زمانی(TI-ADC) با موازی کردن M مبدل،‌ توان عملیاتی اش را افزایش می‌دهد. با این حال، کارایی آن بدلیل وجود عدم تطابق بین کانال‌هایش کاهش می‌یابد. عدم تطابق بین کانال‌ها با ایجاد تن های اضافی طیف خروجی را دچار اعوجاج می‌کند. این پایان‌نامه، به کالیبراسیون پس زمینه‌ی دیجیتال عدم تطابق بهره و زمان می پردازد. در این پایان نامه، خطای عدم تطابق بهره و زمان با تقریب مرتبه‌ی اول سری تیلور مدل و با الگوریتم FxLMS ضرایب آن شناسایی شد سپس تقریب خطا از خروجی کم شد تا خطای عدم تطابق‌ تصحیح شود سپس ضعف های کالیبراسیون با الگوریتم FxLMS در یک TI-ADCدو کاناله، مطرح و با نتایج شبیه‌سازی اثبات شد. در ادامه، طرح جایگزینی برای رفع ضعف‌های الگوریتم FxLMS پیشنهاد شد.این طرح بر اساس همبستگی بین تن ورودی و تصویر ناشی از عدم تطابق، در تمام پهنای باند مبدل TI-ADC دوکاناله عمل می کند و برای اثبات درستی عملکرد آن، در حالت هایی که روش کالیبراسیون با الگوریتم FxLMS دچار ضعف است، شبیه‌سازی شد. در شبیه‌سازی، 4 تن ورودی در فرکانس های Fs0015/0، Fs188/0، Fs341/0 و Fs465/0 به یک مبدل TI-ADC دو کاناله به ترتیب با خطای عدم تطابق بهره‌ و زمان 02/0 و 01/0- داده شد و در حالی که کالیبراسیون با الگوریتم FxLMS توانایی تصحیح خطای عدم تطابق دو تن با فرکانس های Fs0015/0 و Fs465/0 را ندارد پس از تصحیح خطا با طرح پیشنهادی 60 دسی بل بهبود در SFDR خروجی بدست آمد. با این کار از هدر رفتن 80 درصد کارایی افزودن کانال دوم به سیستم با کالیبراسیون با الگوریتم FxLMS جلوگیری شد.

با پیشرفت فناوری cmos سطح ولتاژ منبع تغذیه کاهش و سرعت سوئیچینگ افزایش یافته است. کاهش سطح ولتاژ تغذیه دستیابی به دقت بالا در مبدل های داده ای که در حوزه ی ولتاژ کار می کنند را با مشکل رو برو ساخته است.در مقابل اقزایش سرعت سوئیچینگ موجب کارکرد بهتر مبدل های داده مبتنی بر زمان شده است. در مبدل های داده مبتنی بر زمان, علاوه بر اینکه سیگنال در حوزه ی زمان کوانتیزه می شود, رزولوشن زمانی بهتری نیز حاصل می گردد.بنابراین مبدل های حوزه ی زماندر کاربرد های مختلف مورد توجه بهتری قرار گرفته اند. مبدل های با ساختار دوم مرحله ای به دلیل کارایی بالانر و بهبود برخی از بارامترهای مهم مبدل های حوزه ی زمان مانند رزولوشن زمانی, دقت و غیره از جایگاه ویژه ای برخوردار هستند. در این پایان نامه یک الگوریتم برای طبقه ی دوم مبدل دو مرحله ای, پیشنهاد و مزایای آن مورد بررسی قرار می گیرد. این ساختار پیشنهادی سبب کاهش سخت افزار و بهبود رزولوشن زمانی در مبدل های دو مرحله ای شده است. در طبقه ی اول ساختار پیشنهادی از مبدل زمان به دیجیتال خط تاخیر استفاده شده است. مدار طبقه ی دوم در مبدل پیشنهادی شامل یک سری گیت های منطقی و شمارنده می باشد. برای بررسی ایده ی پیشنهادی, مبدل ارائه شده توسط نرم افزار Hspice و Matlab شبیه سازی گردید و در مقایسه با نمونه های مشابه در مراجع معتبر, کاهش سخت افزار و بهبود در رزولوشن زمانی آن بررسی و تایید گردید.

مبدل زمان به دیجیتال (TDC) یکی از بلوک‌های اصلی سازنده‌ی حلقه‌ی قفل فاز دیجیتال است که از آن برای اندازه‌گیری دقیق وقفه‌های زمانی و تبدیل آن‌ها به کد دیجیتال استفاده می‌شود. هدف این پایان‌نامه، بهبود عملکرد مبدل زمان به دیجیتال به لحاظ دقت، محدوده‌ی دینامیکی، تعداد طبقات بر سطوح، معیار شایستگی و تعداد بیت معادل نسبت به ساختارهای سنتی است. این پایان‌نامه به ارائه‌ی یک ساختار جدید به نام مبدل زمان به دیجیتال ورنیر سه بعدی اختصاص یافته است. ساختار سه‌بعدی با استفاده از ایده‌ی صفحه ورنیر و با سه خط تاخیر و سه صفحه ورنیر، تعداد سطوح کوانتیزیشن را به طور قابل توجهی افزایش می‌دهد. بسته به این که هدف طراحی دستیابی به بهترین دقت ممکن یا بیشینه‌ی محدوده‌ی دینامیکی ممکن باشد، ساختار پیشنهادی را می‌توان به دو شکل متفاوت آرایش داد. به منظور ارزیابی کارامدی ایده‌ی پیشنهادی، دو نمونه از این مبدل و یک نمونه از مبدل دوبعدی ورنیر (ساختار مرجع) به کمک نرم افزار Cadence و با فناوری 90 nm CMOS شبیه‌سازی شده و پارامترهای مختلف آن‌ها با هم مقایسه شده است. در طراحی اول (طراحی شده برای دستیابی به بالاترین دقت) مبدل دقت 4.8 ps را با پوشش محدوده‌ی دینامیکی 854.4 ps به دست می‌دهد. در طراحی دوم (طراحی شده برای دستیابی به محدوده‌ی دینامیکی بیشینه) مبدل محدوده‌ی 1134 ps را با دقت 6 ps پوشش می‌دهد. مبدل پیشنهادی می‌تواند هم به لحاظ دقت و هم به لحاظ محدوده‌ی دینامیکی تحت پوشش نسبت به ساختارهای سنتی و به ویژه مبدل دوبعدی ورنیر عملکرد بهتری داشته باشد. از سویی پارامترهایی نظیر تعداد بیت معادل و معیار شایستگی نیز در این مبدل بهبود یافته است.

با پیشرفت فناوری CMOS سطح ولتاژ منابع تغذیه کاهش و سرعت سوئیچینگ افزایش یافته است.کاهش سطح ولتاژ تغذیه دست یابی به دقت بالا در مبدل های داده ای که در حوزه ولتاژ کار می کنند را با مشکل روبرو می سازد. در مقابل افزایش سرعت سوئیچینگ موجب کارکرد بهتر مبدل های داده مبتنی بر زمان می شود. درمبدل های داده مبتنی بر VCO سیگنال در حوزه زمان کوانتیزه می شود، به علاوه این مبدل ها خاصیت ذاتی شکل دهی نویز دارند. فواید مطرح شده، باعث گردیده این مبدل ها مورد توجه قرار گیرند. ساختارهای مختلفی جهت بهبودعملکرد این مبدل ها ارائه شده است. در میان این ساختارها، ساختارMASH هم افزایش کارآیی داشته و هم در پیاده سازی نیاز به اجزاء آنالوگ زیادی ندارد. در این پایان نامهدو نوع ساختار MASH تحلیل و بهینه گردیده اند. ساختار اول از VCO و VC-GRO تشکیل شده است؛ که در آن با ارائه یک روش جهت بهبود توان تفکیکو یک ساختار تفاضلی جهت حذف اثرات غیرخطی نسبت سیگنال به نویز آن dB26 (معادل 32/4 بیت در (ENOBو نسبت سیگنال به نویز و اعوجاج آن dB5/20 افزایشیافته اند. ساختار دوم یک MASH دو طبقه با استفاده از GRO است که در آن با ارائه روش بهبود توان تفکیک نسبت سیگنال به نویز آن dB6/26 (معادل 41/4 بیت در ENOB)افزایش یافته است. به علاوهدر روش معمول برای بهبود توان تفکیک ساختار MASH توان مصرفی زیادی نیاز است، اما با روش ارائه شده می توان توان تفکیک را تا حد زیادی، بدون افزایش محسوس در توان مصرفی بهبود بخشید.

 مبدل آنالوگ به دیجیتال سیگما-دلتا یکی از مبدلهای داده پرکاربرد با دقت بالا است. این مبدل با استفاده از فن انتقال نویز کوانتیزاسیون به خارج از محدوده باند فرکانسی، باعث افزایش نسبت سیگنال به نویز و تعداد بیت در خروجی می شود. یک مبدل آنالوگ به دیجیتال سیگما-دلتا شامل مدولاتور سیگما-دلتا و فیلتر‌های دیجیتال می‌باشد. وظیفه‌ی اصلی فیلتر‌های دیجیتال حذف نویز خارج از باند و کاهش نرخ خروجی مدولاتور سیگما-دلتا است. یکی از انواع مبدل‌های سیگما-دلتا، مبدل سیگما-دلتای مختلط است. از آنجایی‌که سیگنال‌های مخابراتی ماهیت مختلط دارند، یکی از کاربردهای اصلی این مبدل‌ها استفاده در گیرنده‌های مخابراتی است. در اکثر کارهایی که در زمینه مبدل‌های مختلط صورت گرفته است، سیگنال باند میانی به باند پایه منتقل شده و در نتیجه طراحی فیلتر دیجیتال کاهش نرخ همانند مبدل‌های باند پایه صورت گرفته است. در این پایان نامه یک روند بهینه سازی فیلتر دیجیتال کاهش نرخ با پاسخ فرکانسی میان‌گذر برای مبدل سیگما-دلتای مختلط بررسی شده است که در آن تابع تبدیل فیلتر با هدف حذف بیشتر نویز کوانتیزاسیون موجود در باندهای تاشده بهینه شده است. در عملیات بهینه سازی توسط الگوریتم ژنتیک، محل صفرهای تابع تبدیل فیلتر به صورت متغیرهای تابع هزینه در نظر گرفته شده است که در آن میزان نویز کوانتیزاسیون موجود در باندهای تاشده با استفاده از فیلتر طراحی شده برای مدولاتور سیگما-دلتای مرتبه سه و فیلتر میان‌گذر استاندارد استفاده شده در کارهای مشابه مقایسه شده است که میزان بهبود در حذف نویز کوانتیزاسیون قابل توجه بوده است.