



دانشکده مهندسی – گروه مهندسی کامپیوتر

درس طراحی کامپیوتری سیستمهای دیجیتال – نیمسال دوم ۱۴۰۳ – ۱۴۰۲

در این درس، دانشجویان با روند طراحی، نمونه سازی و ارزیابی یک سیستم دیجیتال آشنا می‌شوند. مهارت در توصیف و طراحی سیستم‌های سخت افزاری با استفاده از زبان‌های توصیف سخت افزار با تاکید بر سنتز طرح و کنترل پیچیدگی از دیگر اهداف این درس است. بخش اول این درس به تراشه‌های برنامه پذیر اختصاص دارد. در این قسمت، ابتدا مباحث مقدماتی تراشه‌های برنامه‌پذیر، فناوری‌های مختلف به کار رفته و مقایسه آنها مورد بحث قرار می‌گیرد. در قسمت دوم، یک زبان توصیف سخت افزار تدریس می‌شود و جنبه‌های مختلفی از این زبان شامل شبیه‌سازی طرح، اشکال زدایی و برنامه‌نویسی آن مورد بررسی قرار می‌گیرد. در قسمت سوم، دانشجویان با سنتز طرح‌های دیجیتال آشنا می‌شوند و با ابزارهای مربوطه فرآیند سنتز یک کد نوشته شده به زبان HDL را فرا خواهند گرفت.

زمان کلاس: یکشنبه و سه شنبه ساعت ۸

محل کلاس: ۲۰۳

ساعت مراجعه: بعد از کلاس

مدرس: محمد جواد رشتی

منبع اصلی درس:

1. Cem Ünsalan and Bora Tar, **Digital System Design with FPGA: Implementation using Verilog and VHDL**, McGraw-Hill, ISBN: 978-1259837906, 2017.

سر فصل محتوای درس:

مطالب زیر بر اساس منابع ذکر شده در طول نیمسال ارائه خواهد شد. متن منابع در اختیار دانشجویان قرار خواهد گرفت.

- آشنایی با FPGA، بوردهای برنامه ریزی و معماری آنها
- نرم افزار طراحی Vivado
- زبانهای توصیف سخت افزار (HDL)
- توصیف مدارهای منطقی ترکیبی در HDL
- توصیف حافظه و مدارهای ترتیبی در HDL
- هسته نرم (پردازنده) در FPGA
- واسط I/O دیجیتال در FPGA
- کاربردها



ارزشیابی:

تمرین ها در طول نیمسال: ۱۰%

آزمون میان ترم: ۲۵%

آزمون نهایی: ۳۵%

کویزها: ۱۰%

پروژه: ۲۰%